内存革命,英国研制新技术,10ns延迟、功耗仅有1%

2020-01-20来源: IT之家关键字:内存  DDR5

彩吧论坛_[官网首页]2020年美光三星等公司会推出新一代的DDR5内存,最高速率可达6400Mbps,将逐步取代DDR4内存。现在的DRAM内存技术还在升级,但是技术瓶颈也日趋明显,研究人员正在寻找新的内存替代技术,英国就找到了新方向——全新内存延迟可低至10ns,功耗仅有现在1%。

 

多年来人们一直在寻求完美的“内存”芯片,它既需要低延迟、高带宽,也要功耗低(不需要频繁刷新),同时还得容量大,成本低,更重要的是具备断电不损失数据的特性,可以说是NAND闪存及DRAM内存的完美体。

 

这么多要求,做起来可真不容易,Intel的傲腾内存是基于PCM相变内存技术的,在可靠性、延迟等问题上已经大幅领先现在的闪存,更接近DRAM内存芯片了,不过超越内存还达不到。

 

日前外媒报道称,英国的研究人员找到了一种新型的“内存”,它使用的是III-V族材料,主要是InAs砷化铟和AlSb锑化铝,用这些材料制成的NVDRAM非易失性内存具备优秀的特性,在同样的性能下开关能量低了100倍,也就是说功耗只有现有DRAM内存的1%,同时延迟可低至10ns。

 

总之,这种新型材料制成的内存芯片具备三大特性——超低功耗、写入不破坏数据、非易失性,其性能相比现在的DRAM内存倒是没多大提升,10ns级别的延迟跟DDR4内存差不多,但是上面三条特性,尤其是非易失性就足够让“内存”革命了。

 

不过也没法高兴太早,英国研发人员现在只是找到了新一代III-V材料内存的理论方向,真正大规模制造这种内存还是没影的事,就像是像传了很久的MRAM、PCM、RRAM芯片一样。

关键字:内存  DDR5 编辑:muyan 引用地址:http://news.estoresdeals.com/qrs/ic486206.html 本网站转载的所有的文章、图片、音频视频文件等资料的版权归版权所有人所有,本站采用的非本站原创文章及图片等内容无法一一联系确认版权者。彩吧论坛_[官网首页]如果本网所选内容的文章作者及编辑认为其作品不宜公开自由传播,或不应无偿使用,请及时通过电子邮件或电话通知我们,以迅速采取适当措施,避免给双方造成不必要的经济损失。

上一篇:加大吞吐量,是时候该装备L4级缓存了
下一篇:长江存储CEO杨士宁:搞存储比cpu还难

关注eeworld公众号 快捷获取更多信息
关注eeworld公众号
快捷获取更多信息
关注eeworld服务号 享受更多官方福利
关注eeworld服务号
享受更多官方福利

推荐阅读

ARM4412的MMU内存管理单元
由于在裸板驱动的时候要中断>>异常>>MMUMMU是一个内存管理单元,在CP15协处理器里面,而CP15处理器是嵌入在ARM芯片里。彩吧论坛_[官网首页]功能是将虚拟地址映射到物理地址里面。在使用MMU寄存器机制之前首先要配置寄存器。将寄存器的功能打开映射的机制支持段模式1M,小段模式,小页模式(更精细)000000-------1000000  rom的地址TLB虚拟地址与物理地址缓存的对应关系页表的产生:假如将4个G的虚拟地址映射到1G的物理地址,假如有100个线程同时使用表,此时,建立的表的大小为:4G*8*100=3200G。而此时将表放到内存中。。。。。。 但是将虚拟地址映射到物理的地址
发表于 2020-02-06
MSP430F5438A 内存Flash 读写操作
彩吧论坛_[官网首页]。3、Flash内存模型4、内存组织
发表于 2020-02-04
MSP430F5438A 内存Flash 读写操作
MSP430FR5969内存分配的问题
cmd文件里的具体内容我就不贴了,大家自己可以看一下。cmd文件主要由两部分构成,一个是MEMORY{};另一个是SECTIONS{}其中MEMORY{}是定义内部所有寄存器及存储器的地址,在这里大部分内容都是厂家定义好的,一般不能修改。但是咱们今天要改的就是他,当然只能改其中允许该的地方,那就是FRAM的分配问题。彩吧论坛_[官网首页]根据数据手册里提供的内存分配情况(如下图)我们可以得知,59x9的内存从0x0000开始,一直到0x13FFF。对应着这个图和Cmd文件,我们可以了解内部的地址分配问题,如果做过总线扩展之类的同学肯定对这个不会陌生了,如果没有见过就需要理解一下。其实也很简单,就是对应的地址要对应上就可以了。有一些是固定好的不能变
发表于 2020-01-22
MSP430FR5969内存分配的问题
ARM linux内核在内存中的布局
Kernel Memory Layout on ARM Linux Russell King <rmk@arm.linux.org.uk>      November 17, 2005 (2.6.15)This document describes the virtual memory layout which the Linuxkernel uses for ARM processors.  It indicates which regions arefree for platforms to use, and which are used by generic code
发表于 2020-01-19
STM32内存与堆栈
内存基本构成①  可编程内存在基本上分为这样的几大部分:静态存储区、堆区和栈区。彩吧论坛_[官网首页]他们的功能不同,对他们使用方式也就不同。②  静态存储区:内存在程序编译的时候就已经分配好了,这块内存在程序的整个运行期间都存在。彩吧论坛_[官网首页]它主要存放静态变量、全局变量和常量。③  栈区:在执行函数时,函数内局部变量的存储单元都可以在栈上创建,函数执行结束时这些存储单元自动被释放。栈内存分配运算内置于处理器的指令集中,效率高,但是分配的内存容量有限。栈空间用于局部变量、函数调用、函数的参数等。④  堆区:亦称动态内存分配。程序在运行的时候用malloc或new申请任意大小的内存
发表于 2020-01-16
DDR1&2&3信号完整性测试分析技术探析
DDR 1&2&3总线概览DDR全名为Double Data Rate SDRAM ,简称为DDR。现在DDR技术已经发展到了DDR 3,理论上速度可以支持到1600MT/s。DDR总线走线数量多,速度快,操作复杂,探测困难,给测试和分析带来了巨大的挑战。DDR 本质上不需要提高时钟频率就能加倍提高SDRAM的速度,它允许在时钟的上升沿和下降沿读出数据,因而其速度是标准SDRAM的两倍。至于地址与控制信号则与传统SDRAM相同,仍在时钟上升沿进行数据判断。目前,许多计算机使用时钟频率为533MHz的DDR2内存,更先进的DDR2内存正在日益普及,它的时钟频率在400 MHz-800 MHz之间
发表于 2019-11-21
DDR1&2&3信号完整性测试分析技术探析
小广播
何立民专栏 单片机及嵌入式宝典

北京航空航天大学教授,20余年来致力于单片机与嵌入式系统推广工作。

电子工程世界版权所有 京ICP证060456号 京ICP备10001474号 电信业务审批[2006]字第258号函 京公海网安备110108001534 Copyright © 2005-2020 estoresdeals.com, Inc. All rights reserved

页面底部区域 foot.htm